“JEDEC尚未正式发布DDR5规范 但SoC设计人员正在为DDR5的全面发布做准备”

虽然jedec没有正式公布ddr5的规格，但是dram制造商和soc设计师似乎已经为ddr5的全面发布做好了准备。 cadence在年内推广这项新技术，并在商业上推出ddr5IP(DDR5控制器和phy )以来，就本周即将上市的DDR5市场发布及其技术进展提供了一些其他新闻。

DR5平台准备好了

关于有问题的系统芯片，我们知道amd的epyc热那亚和英特尔的至强可扩展蓝宝石急流将支持ddr5 dram，并于2021〜2022年之前上市。 值得注意的是，cadence的临时ddr5 ip有十几个设计插件。 因此，在不同的开发阶段，目前存在12个以上的支持ddr5的soc。 虽然这些片上系统中的一个很早上市，有些稍后将上市，但soc开发者显然对这项技术感兴趣。

cadence确信ddr5控制器和phy符合正式的jedec标准。 这是因为采用ip的soc与今后上市的ddr5内存模块兼容。

cadence dram ip市场营销总监marc greenberg说:

其特点是密切参加了jedec的员工团体。 我深深了解这个标准将如何快速发展。 我们是控制器和phy的提供者，可以期待在最终标准化过程中可能发生的所有变化。 在标准化初期，我们可以使用开发中的标准要素，和合作伙伴一起获得非常早期的员工芯片。 随着越来越接近该标准的发布，越来越多的解释表明ip支持符合该标准的ddr5设备。

初学者: 16 gb ddr5-4800

迁移到ddr5对dram制造商来说是一个巨大的挑战。 这些芯片可以增加容量，提高数据传输速度，提高相对高效的性能，减少各时钟和通道以及功耗。 这里和这里，看到越来越多的复制品。 中显示了当前的缩放比例。 另外，ddr5有望轻松堆叠多个dram设备。 这样，在今天的情况下，可以增加服务器的dram容量。

本文：《“JEDEC尚未正式发布DDR5规范 但SoC设计人员正在为DDR5的全面发布做准备”》