“Nvidia可能会使用台积电对比下一代GPU的CoWoS封装”

根据digitimes的最新报告，英伟达今年将成为三个使用台湾积体电路制造cowos软件包的主要顾客之一，另外两个是xilinx和hisilicon。

cowos (基板上的晶片上芯片)是2.5d封装技术，可以将多个小芯片集成到一个中介片上。 主要收益包括缩小占地面积、增加带宽和降低功耗。

就cowos而言，台湾积体电路制造( tsmc )和broadcom )最近合作开发了面积达到1，700 mm的巨大插补器。 一般来说，这个概念包括将多个互连的中介层绑定到一个单独的晶片上。 这项新设计将通过基于tsmc的欧盟euv5nm(n5 )节点的broadcom hpc )解决方案实现。 改进的cowos平台可以容纳多个soc芯片和最多6个hbm高带宽存储器堆栈，总共可以容纳96gb的存储器。 台湾积体电路制造主张最高2.7 tbps的内存带宽，是该公司去年发售的以前的cowos平台的2.7倍。

回到nvidia，这个芯片制造商对cowos封装不知道。 该技术追溯到pascal时代，出现在许多高端titan、quadro和tesla显卡上。 gp100(Pascal )和gv100 ) Volta )硅粉从台湾积体电路制造的熔炉中出来，采用的是cowos封装。 第一个是基于晶片代理工厂的16nm finfet制造工艺，后者受益于12nm节点。

amd的vega 20 7nm纳米芯片也与cowos封装在一起。 digitimes没有把amd列入前三名。 也就是说，nvidia、xilinx、hisilicon最终吞噬了台湾积体电路制造的cowos生产能力。 据报道，这家铸造工厂每月会抽出6，000到8，000个晶片。 这是因为应该可以运输足够的产品。

无论如何，我不想对nvidia客户的显卡使用cowos技术。 因为这样会给客户带来高昂的价格。 像以前一样，这家芯片制造商可能会向cowos寻求quadro和tesla的产品。 安培( ampere )是nvidia新一代gpu体系结构的代号，但没有迹象表明将使用多芯片模块( mcm )进行设计。 另一方面，漏斗可能依赖于mcm。

我们已经看到了三张神秘的nvidia显卡。 其中包括大量的cuda核心和内存。 虽然我们没有明确它们的性质，但是未被识别的显卡需要采用nvidia发售的gpu架构之一。

本文：《“Nvidia可能会使用台积电对比下一代GPU的CoWoS封装”》