“英特尔视频展示了怎么制造10纳米解决器”

英特尔发布了两个关于芯片设计和制造过程的视频。 这些视频不仅可以了解该公司的生产流程，还可以了解有问题的10纳米流程。

英特尔在10纳米工艺方面遇到的困难将被调查。 由于其最新节点的量产延迟，该公司的长期路线图几乎遭受了不可估量的损失。 最近引用了在2021年底之前，在该公司的7nm工艺公布之前，不期待与同行业其他公司同等水平(第三方最有可能参与)的晶片代理工厂台湾积体电路制造( tsmc )。

解决方案设计的世界充满了技术难题，长的设计周期也是个问题。 从设计阶段到最终生产可能需要4年。 正如一位工程师感兴趣的那样，设计芯片就像玩俄罗斯轮盘赌一样，等了四年，让我们来看看是否集中精力。 但是，这并不能阻止英特尔追求10纳米工艺的大胆目标。 英特尔在开始设计10纳米时的目标是提高2.7倍的密度，不使用标准的二代密度。 此后，该企业将这一目标作为应对10纳米挑战的重要原因。 这是因为密度目标需要一些导致延迟的新技术。 我们可以在下一个视频中看到潜在的错误。

这部影片涵盖了从沙子到硅的制作过程，所有这些都值得一看，但深入了解英特尔晶体管技术的时间约为影片的1:50。 该企业在这里详细介绍了finfet晶体管技术，概述了构筑1，000个以上的一个晶体管所需的惊人步骤。 但是，这些光刻、蚀刻、沉积和其他工序适用于包括具有数十亿个晶体管的多个裸芯片的晶片整体。

英特尔在视频中以3:10详细介绍了主动门( coag )技术的接触方法。 该技术可以在栅极上形成晶体管的接触部分，而不像英特尔那样从晶体管的末端延伸。 这样可以减少晶体管消耗的总面积，提高密度。 有关详细信息，请参见维客芯片。 传言英特尔已从10纳米工艺的新版本中更改或删除了coag功能。 设计的这一部分很重要。 它有助于决定在14纳米工艺中以超过每秒50亿次循环的速度进行开关的晶体管的性能，但在10纳米工艺中每秒的通断速度会大幅降低。

该视频还窥见芯片上存在令人眼花缭乱的互联网。 这些细导线连接了惊人的小晶体管以促进通信，并堆叠在许多复杂的3d集群中。 但是，这些小导线可能只是原子粗。 这个有可能会引起故障引起的电迁移。 虽然小晶体管需要细的导线，但这也会导致电阻的增加，为了驱动信号需要越来越多的电流，事件变多，变得复杂。 为了应对这一挑战，英特尔从铜线迁移到了钴。 英特尔使用这种材料，即使有更高的电阻率，也能制造更细的电线。 这是因为各电线的周围不需要包太多的绝缘材料，但是这家企业只在3d互联网的最下层采用。 但是，有传言说向钴的转移是另一个挑战，这是英特尔公司的根源。

英特尔宣布已对10纳米工艺进行了维修以处理未指明的问题，但可能无法了解这些变化的全部范围。 但是，归根结底，经济的生产才是成功与否的真正衡量标准，同时也要看成品率，即单个晶片收获多少功能芯片。 英特尔在这个行业一直很辛苦。 到2021年，自己的预测在过程节点上无法达到同等水平。 他们还希望获得完全独立于流程领导的新技术，如emib和foveros。 计划使用新的基于chiplet的体系结构。 英特尔期待着继续努力，确保在节点之间移植的体系结构免受未来潜在的错误的侵害。

但是，英特尔的第一挑战者amd专注于下一代的封装和结构，扩展了自己基于芯片的体系结构。 因为这场竞争会非常激烈。 而且，许多基于arm的服务器芯片现在也从台湾积体电路制造节点中受益。 这会威胁到进一步的利润侵蚀，英特尔将能够遵守ice lake芯片的年度计划。

本文：《“英特尔视频展示了怎么制造10纳米解决器”》