“英特尔在IEDM上研究堆叠纳米带晶体管和其他前沿技术”
发布时间：2021-05-18 02:57:01
阅读次数：
在性能副本中，英特尔博客概述了英特尔进行的3d逻辑集成研究，并在本周的ieee iedm 2019会议上进行了介绍。 该研究包括在硅finfet上层叠锗纳米带晶体管和代替foveros的全向布线。
该博客由英特尔高级研究员兼组件研究负责人robert chau撰写。 他写道，他似乎忘记或克服了企业在10纳米工艺中的问题，但认为摩尔定律的未来比以往任何时候都更加光明。 现在越来越多的创新技术可供选择，是我在职业生涯中随时见过的。 吉姆·凯勒( jim keller )分享的见解。 ）
他认为未来十年内将推进摩尔定律的两个行业。 他称之为整体定标和系统定标。 前者由经典晶体管的缩放和创新驱动，后者由封装和互连的进步驱动。
在本周召开的年度国际电子设备会议( iedm )上，英特尔介绍了有关这两个主题的论文。 这些定标矢量共同的地方是，通过将逻辑芯片和晶体管重叠在一起，采用了三维。
3d通常集成在内存和存储器空之间，逻辑也紧随其后。 例如，英特尔今年与福克斯OS一起推动边界快速发展，将10纳米的逻辑芯片堆叠在10纳米的I/o基本芯片上。
虽然提出的研究是否会很快商业化并不明确，但可以从中窥见今后几年如何推进摩尔定律和集成电路的迅速发展。
心灵鸡汤：
免责声明：学习富国网免费收录各个行业的优秀中文网站，提供网站分类目录检索与关键字搜索等服务，本篇文章是在网络上转载的，本站不为其真实性负责，只为传播网络信息为目的，非商业用途，如有异议请及时联系btr2031@163.com，本站的工作人员将予以删除。